CLIPPEDIMAGE= JP409321276A

PAT-NO: JP409321276A

DOCUMENT-IDENTIFIER: JP 09321276 A

TITLE: INSULATED GATE ELECTRIC FIELD-EFFECT TRANSISTOR

PUBN-DATE: December 12, 1997

INVENTOR-INFORMATION:

NAME

1 6

TASHIRO, HIROKO NAKAI, SATOSHI

ASSIGNEE-INFORMATION:

NAME

COUNTRY

FUJITSU LTD

N/A

APPL-NO: JP08133118

APPL-DATE: May 28, 1996

INT-CL (IPC): H01L029/78; H01L021/336

ABSTRACT:

PROBLEM TO BE SOLVED: To provide a buried channel IGFET(insulated gate field effect transistor) of high effective mobility having arbitrary threshold voltage.

SOLUTION: Impurity concentration and depth of a doped layer 4, acting as a buried layer of a buried channel insulated gate type electric field-effect transistor, are adjusted, so that, the ratio of an electric charge per unit surface area of a movable carrier of a channel part 6, in the condition where a supply voltage is applied to a gate electrode 8 and a voltage which causes a micro electric field in the channel part 6 is applied to a drain area 3, to a depletion layer electric charge per unit surface area of

#### (19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

(11) 許出願公開番号

# 特開平9-321276

(43)公開日 平成9年(1997)12月12日

(51) Int.Cl.<sup>6</sup>

識別記号

庁内整理番号

FΙ

技術表示箇所

H01L 29/78

21/336

H01L 29/78

301Z

審査請求 未請求 請求項の数3 OL (全 7 頁)

(21)出願番号

特願平8-133118

(22)出顧日

平成8年(1996)5月28日

(71)出願人 000005223

富士通株式会社

神奈川県川崎市中原区上小田中4丁目1番

1号

(72)発明者 田代 浩子

神奈川県川崎市中原区上小田中4丁目1番

1号 富士通株式会社内

(72)発明者 中井 聡

神奈川県川崎市中原区上小田中4丁目1番

1号 富士通株式会社内

(74)代理人 弁理士 柏谷 昭司 (外2名)


#### (54) 【発明の名称】 絶縁ゲート型電界効果トランジスタ

#### (57)【要約】

【課題】 絶縁ゲート型電界効果トランジスタに関し、 任意のVthを有し、且つ、高実効移動度の埋込チャネル 型IGFETを提供する。

【解決手段】 埋込チャネル型の絶縁ゲート型電界効果トランジスタの埋込層となるドーピング層4の不純物濃度及び深さを調整することによって、ゲート電極8に電源電圧を印加し、且つ、ドレイン領域3にチャネル部6に微小電界が生じる電圧を印加した状態における、チャネル部6の単位表面積当たりの空乏層電荷に対する同じバイアス状態におけるチャネル部6の可動キャリアの単位表面積当たりの電荷の比を、ゲート電極8に電圧を印加しない場合の比より大きくする。

#### 本発明の原理的構成の説明図



1: 半導体基板

2: ソース領域

3: ドレイン領域

4: 下一ピング。 5: 空乏層

6:チャネル部

7:ゲート絶縁膜

8:ゲート電板

#### 【特許請求の範囲】

【請求項1】 一導電型の半導体基板に設けた反対導電 型のソース領域とドレイン領域と、前記ソース領域とド レイン領域との間のチャネル部上にゲート絶縁膜を介し て設けた金属または金属化合物のいずれかからなるゲー ト電極と、前記チャネル部表面に設けた反対導電型のド ーピング層とを有する埋込チャネル型の絶縁ゲート型電 界効果トランジスタにおいて、前記ドーピング層の不純 物濃度及び深さを調整することによって、前記ゲート電 極に電源電圧を印加し、且つ、前記ドレイン領域に前記 10 ース・ドレイン領域と同導電型のドーピング層を設けた チャネル部に微小電界が生じる程度の電圧を印加した状 態における、前記チャネル部の単位表面積当たりの空乏 層電荷に対する同じバイアス状態における前記チャネル 部の可動キャリアの単位面積当たりの電荷の第1の比 を、前記ゲート電極に電圧を印加せず、且つ、前記ドレ イン領域に前記チャネル部に微小電界が生じる程度の電 圧を印加した状態における前記チャネル部の単位面積当 たりの空乏層電荷に対する同じバイアス状態における前 記チャネル部の可動キャリアの単位面積当たりの電荷の 第2の比よりも大きくすることを特徴とする絶縁ゲート 20 型電界効果トランジスタ。

【請求項2】 上記チャネル部に微小電界が生ずる程度 の電圧が、絶対値で0.2 V以下であり、上記第1の比 は5以上、および、上記第2の比は5以下であることを 特徴とする請求項1記載の絶縁ゲート型電界効果トラン ジスタ、

【請求項3】 上記ゲート電極が、モリブデン、タング ステン、または、タングステンシリサイドのいずれかか らなることを特徴とする請求項1または2に記載の絶縁 ゲート型電界効果トランジスタ。

## 【発明の詳細な説明】

# [0001]

【発明の属する技術分野】本発明は絶縁ゲート型電界効 果トランジスタ (IGFET) に関するものであり、特 に、しきい値電圧(Vth)を任意に制御できるようにし た埋込チャネル型の絶縁ゲート型電界効果トランジスタ に関するものである。

#### [0002]

【従来の技術】従来、MOSFETを中心とする絶縁ゲ ート型電界効果トランジスタは、各種用途に使用されて\*40 面電荷をQi とし、nを定数とした場合、

 $E_{eff} = (1/\epsilon_{Si}) \times (Q_d + \eta Q_i)$ 

#### で表される。

【0009】なお、7の値としては、実験的に求められ たものであり、nチャネル型IGFETに対してはn= 1/2、pチャネル型IGFETに対しては1/3とす るのが適当である。

#### 【0010】図4(b)参照

また、埋込チャネル型IGFETにおける単位表面積当※

 $Q_d = q N_B (X_d - X_i) - q N_s \times X_i$ 

\*おり、特に、消費電力を低減するために、nチャネル型 IGFETとpチャネル型IGFETとによって構成し た相補型半導体装置が広く使用されている。

【0003】この様な相補型半導体装置においては、製 造工程を簡素化するために、ゲート電極としてpチャネ ル型IGFETに対してもn+ 型多結晶シリコンを用い ることが行われており、ゲート電極材料としてn+ 型多 結晶シリコンを用いた場合には、pチャネル型IGFE Tを埋込チャネル型 I GFET、即ち、チャネル部にソ IGFETにする必要があり、その結果として、表面チ ャネル型IGFETより高い移動度が得られている。 【0004】この様なn+型多結晶シリコンゲート電極

を用いたpチャネル型の埋込チャネル型IGFETにお いては、n型シリコン基板の不純物濃度及びp型ドーピ ング層のドーズ量を経験的に調整してVthを調整してい た。

#### 【0005】図4(a)参照

図4(a)は、pチャネル型の埋込チャネル型IGFE Tの概略的構成の断面図であり、ゲート電極がn+型多 結晶シリコンゲート電極23で構成されると共に、p型 ソース領域24及びp型ドレイン領域25との間のチャ ネル領域表面にはイオン注入より深さXi のp型ドーピ ング層26を形成していた。

【0006】しかし、近年のデバイスの微細化に伴っ て、電源電圧も低下し、電源電圧の低下に伴って電流値 も低下していくので、所望の値のVthに対して電流値の 増加が要求されているが、従来の基板不純物濃度及びド ーズ量では十分大きな実効移動度を得ることができなか 30 った。

【0007】一般に、IGFETにおけるキャリアの実 効移動度と、実効電界との間には、良く知られているよ うに、ゲート長やゲート絶縁膜厚等に依存しない1:1 に対応するユニバーサルな関係があり、したがって、実 効電界が小さい程、実効移動度が大きくなり、実効電界 を小さくすることができれば、大きな実効移動度を有す るIGFETを実現することができる。

【0008】この場合、実効電界Eeff は、単位表面積 当たりの空乏層電荷をQaとし、単位表面積当たりの表

# · · · (1)式

※たりの空乏層電荷Qaは、基板側の空乏層電荷とドービ ング層側空乏層電荷の差引きで表され、各不純物濃度を 図4 (b) に示すように矩形近似で表した場合、Ng を n型シリコン基板21の不純物濃度、Ns をp型ドーピ ング層26の不純物濃度、Xa を空乏層27の幅、及 び、Xi をp型ドーピング層26の深さとすると、

· · · (2)式

★50★【0011】即ち、Qa は空乏層27における、n型シ

で表される。

リコン基板21のn型不純物に起因するドナー濃度、及 び、p型ドーピング層26のp型不純物に起因するアク セプタ濃度によって規定され、一方、ゲート電圧によっ てn型シリコン基板21の表面に誘起された単位表面積 当たりの正孔濃度であるQi は、ゲート酸化膜22の容 量、ゲート電圧Vg、及び、しきい電圧Vth等に依存す ることになる。

【0012】 したがって、上記(1)式、及び、(2) 式より、Qa がOに近い条件を実現するNB 、Ns 、X することができ、それに伴ってユニバーサルな関係によ って実効移動度が極大になり、大きな電流値を得ること が可能になる。

#### [0013]

【発明が解決しようとする課題】しかし、従来の埋込チ ャネル型IGFETにおいては、ゲート電極材料として n+ 型多結晶シリコンを用いるかぎり、基板の不純物濃 度、及び、埋込層となるドーピング層のドーピング条件 をどの様にしても、Qa が十分小さい条件では、Vthは 問題がある。

#### 【0014】図5参照

図5は、この様なpチャネル型の埋込チャネル型 I GF ETについて、基板の不純物濃度、及び、ドーピング層 の不純物濃度に関して、計算を簡単にするために矩形近 似を用いて、各種の基板の不純物濃度(NB)、ドーピ ング層の不純物濃度(Ns)、及び、ドーピング層の深 さ(Xi)の組合せについて、最大空乏層幅Xdm、即 ち、IGFETがオンの時の空乏層幅における単位表面 積当たりの空乏層電荷Qa とVthとの関係をデバイスシ 30 アの単位面積当たりの電荷の第2の比よりも大きくする ミュレーションによって求めた結果を示すものである。 【0015】図から明らかな様に、各種の基板の不純物 濃度(N<sub>B</sub> )、ドーピング層の不純物濃度(N<sub>S</sub> )、及 び、ドーピング層の深さ(Xi)をいろいろ変化させて も、QaとVthとの関係は、略一つの直線に乗ることに なる。

【0016】そして、Qaが十分小さい条件では、Vth は略一定の値、図においては、-0.9 Vに収斂し、実 効電界を小さくして実効移動度を高めようとする場合、 Vthを任意の値に設定することができなかった。

【0017】したがって、本発明は、任意のVthを有 し、且つ、高実効移動度の埋込チャネル型IGFETを 提供することを目的とする。

## [0018]

【課題を解決するための手段】図1は本発明の原理的構 成の説明図であり、この図1を参照して本発明における 課題を解決するための手段を説明する。

## 図1参照

(1)本発明は、一導電型の半導体基板1に設けた反対 導電型のソース領域2とドレイン領域3と、ソース領域 50 W、或いは、WSizからなる耐熱性の材料を用いるこ

2とドレイン領域3との間のチャネル部6上にゲート絶 縁膜7を介して設けた金属または金属化合物のいずれか からなるゲート電極8と、チャネル部6表面に設けた反 対導電型のドーピング層4とを有する埋込チャネル型の 絶縁ゲート型電界効果トランジスタにおいて、ドーピン グ層4の不純物濃度及び深さを調整することによって、 ゲート電極8に電源電圧を印加し、且つ、ドレイン領域 3にチャネル部6に微小電界が生じる程度の電圧を印加 した状態における、チャネル部6の単位表面積当たりの

4

a、及び、Xi を見出すことによって実効電界を極小に 10 空乏層電荷に対する同じバイアス状態におけるチャネル 部6の可動キャリアの単位面積当たりの電荷の第1の比 を、ゲート電極8に電圧を印加せず、且つ、ドレイン領 域3にチャネル部6に微小電界が生じる程度の電圧を印 加した状態におけるチャネル部6の単位面積当たりの空 乏層電荷に対する同じバイアス状態におけるチャネル部 6の可動キャリアの単位面積当たりの電荷の第2の比よ りも大きくすることを特徴とする。

【0019】この様に、埋込チャネル型IGFETにお いて、ゲート電極8に電源電圧Vgを印加し、且つ、ド 略一定の値に収斂し、Vthを任意に設定できないという 20 レイン領域3にチャネル部6に微小電界が生じる程度の 十分小さな電圧Va を印加した状態における、チャネル 部6の単位表面積当たりの空乏層電荷、即ち、空乏層5 内におけるアクセプタ及びドナーに起因する電荷に対す る、同じバイアス状態におけるチャネル部6の可動キャ リアの単位面積当たりの電荷の第1の比を、ゲート電極 8に電圧を印加せず、且つ、ドレイン領域3にチャネル 部6に微小電界が生じる程度の電圧を印加した状態にお けるチャネル部6の単位面積当たりの空乏層電荷に対す る同じバイアス状態におけるチャネル部6の可動キャリ ことによって、実効電界を小さくし、それによって実効 移動度を大きくすることができ、 、且つ、 ゲート電極8 の材料を選択することによって、任意のしきい電圧Vth に設定することができる。

> 【0020】(2)また、本発明は、上記(1)におい て、チャネル部6に微小電界が生ずる程度の電圧が、絶 対値で0.2V以下であり、第1の比は5以上、およ び、第2の比は5以下であることを特徴とする。

【0021】この様に、チャネル部6に微小電界が生ず 40 る程度の電圧を、絶対値で0.2 V以下、より好適には 0.1V以下にし、また、第1の比を5以上、望ましく は10以上、さらに望ましくは20以上にし、且つ、第 2の比を5以下にすることによって、実効移動度を大き くすることができる。

【0022】(3)また、本発明は、上記(1)または (2) において、ゲート電極8が、モリブデン、タング ステン、および、タングステンシリサイドのいずれかか らなることを特徴とする。

【0023】この様に、ゲート電極8として、Mo、

とによって、従来と同様に自己整合技術をそのまま用い て任意のしきい電圧に設定することができ、特に、製造 工程の容易性及び耐湿性等の観点からはWSiz(タン グステンシリサイド) が望ましいものである。

【発明の実施の形態】まず、図2を参照して、本発明の 第1の実施の形態を説明する。

#### 図2 (a)参照

図2 (a) は、デバイスシミュレーションに用いたpチ ャネル型の埋込チャネル型IGFETの概略的構成の断 10 面図であり、n型シリコン基板11に設けたp型ソース 領域14とp型ドレイン領域15との間のチャネル領域 の表面にp型ドーピング層16を埋込チャネル層として 設ける。

【0025】なお、実効電界と実効移動度との間には、 上述の様にゲート長しやゲート絶縁膜の厚さに依存せ ず、1:1に対応するユニバーサルな関係があるため、 ゲート酸化膜12の厚さは任意であるが、ゲート長しに ついては、しきい電圧(Vth)の短チャネル効果の影響 を除外するために、L=5μmとしており、得られた結 20 となり、Qa が十分小さいので、実効移動度を十分大き 果に対して短チャネル効果を考慮することによって、実 際のVthを推定することができる。

#### 【0026】図2(b)参照

図2(b)は、試行錯誤的にチャネル領域の空乏層電荷 が十分小さくなるように、p型ドーピング層16の不純 物プロファイルを設定した一例であり、 $10^{17}\,\mathrm{c\,m^{-3}}$ の 不純物濃度のn型シリコン基板11に対して、表面濃度 が1018 cm-3で、表面から約0.03 μmの深さXi で不純物濃度が最低になるプロファイルとしている。

いて、ゲート電極13として仕事関数が4.53eVの モリブデン (Mo) を用いた場合、ゲート電圧Vg とし て-5.0V印加し、ドレイン電圧Va として-0.1 V印加した時、チャネル領域における単位表面積当たり の空乏層電荷Qaと、チャネル領域の単位表面積当たり の表面電荷Qiを計算すると、

 $Q_d = 9.80 \times 10^{-8} \text{C/cm}^2$  $Q_i = 1.63 \times 10^{-6} \text{C/cm}^2$ 

となり、

 $Q_d / Q_i = 9.80 \times 10^{-8} / 1.63 \times 10^{-6}$  $=6.01\times10^{-2}<1/10$ 

となり、Qaが十分小さいので、実効移動度を十分大き くすることができる。

【0028】 この場合のしきい電圧は、Vth=-0.2 Vとなり、n⁺ 型多結晶シリコンを用いた場合の−0. 9Vと異なったVthが得られる。なお、デバイスシミュ レーションにおける実際の計算は、複雑を極めるので、 得られた結果のみを示す。

【0029】次に、図3(a)を参照して、不純物プロ ファイル及びゲート電極材料を変えた第2の実施の形態 50 【0034】この場合のしきい電圧は、Vth=-0.3

を説明する。

図3 (a)参照

この場合には、不純物濃度が10<sup>16</sup> c m<sup>-3</sup>の n型シリコ ン基板11に対して、表面濃度が10<sup>17</sup>cm<sup>-3</sup>で、表面 から約0.01μmの深さにおいて約5×10<sup>17</sup> c m<sup>-3</sup> の極大値をとり、約0.025μmの深さXi で不純物 濃度が最低になるプロファイルとし、ゲート電極として 仕事関数が4.80eVのタングステンシリサイド(W Si2)を用いる。

6

【0030】そして、ゲート電圧Vg としてー5.0V 印加し、ドレイン電圧Va として-0.1 V印加した時 の、チャネル領域における単位表面積当たりの空乏層電 荷Qaと、チャネル領域の単位表面積当たりの表面電荷 Qiを計算すると、

 $Q_d = 3.90 \times 10^{-8} \text{C/cm}^2$ 

 $Q_i = 7.63 \times 10^{-7} \text{C/cm}^2$ 

となり、

 $Q_d / Q_i = 3.90 \times 10^{-8} / 7.63 \times 10^{-7}$  $=5.11 \times 10^{-2} < 1/10$ 

くすることができる。

【0031】この場合のしきい電圧は、Vth=-0.0 6 Vとなり、n<sup>+</sup> 型多結晶シリコンを用いた場合の− 0.9V、及び、モリブデンを用いた場合の-0.2V とは異なったVthが得られる。

【0032】次に、図3(b)を参照して、不純物プロ ファイル、ゲート電極材料、及び、ゲート電圧、即ち、 電源電圧を変えた第3の実施の形態を説明する。

図3(b)参照

【0027】この様な、埋込チャネル型IGFETにお 30 この場合には、不純物濃度が $10^{16}\,c\,m^{-3}$ のn型シリコ ン基板11に対して、表面濃度が2×10<sup>16</sup> c m<sup>-3</sup>で、 表面から約 $0.025\mu m$ の深さにおいて約 $10^{17}cm$ -3の極大値をとり、約0.06μmの深さXi で不純物 **濃度が最低になるプロファイルとし、ゲート電極として** 仕事関数が4.63eVのタングステン(W)を用い

> 【0033】そして、微細化に伴い電源電圧が低下する ことを想定して、ゲート電圧V。として-2.5V印加 し、ドレイン電圧Vaとして-0.1V印加した時の、

40 チャネル領域における単位表面積当たりの空乏層電荷Q a と、チャネル領域の単位表面積当たりの表面電荷Qi を計算すると、

 $Q_d = 2.70 \times 10^{-8} \text{ C/cm}^2$ 

 $Q_i = 7.20 \times 10^{-7} \text{C/cm}^2$ 

となり、

 $Q_d / Q_i = 2.70 \times 10^{-8} / 7.20 \times 10^{-7}$  $=3.75\times10^{-2}<1/10$ 

となり、Qaが十分小さいので、実効移動度を十分大き くすることができる。

8Vとなり、n+ 型多結晶シリコンを用いた場合の一 0.9 V、モリブデンを用いた場合の-0.2 V、及 び、タングステンシリサイドを用いた場合の-0.06 Vとは異なったVthが得られる。

【0035】なお、上記の各実施の形態においては、各 ゲート材料について、1つの不純物プロファルの例につ いてしか説明していないものの、上記図2(b)乃至図 3 (b) の3つの場合に、ゲート材料を変えてVthを計 算しても、Vthは図5の場合と同様にほとんど変化せ ない。

【0036】また、ゲート電極13に印加するゲート電 圧Vg 、即ち、電源電圧を変えてみても、Vthはほとん ど変化しないので、微細化に伴って電源電圧を5.0V から3.3Vへ、さらには、3.3V以下に低下させて も、不純物プロファイルをQaが十分小さくなる様に設 定することによって、ゲート電極材料を選択することに よってVthを任意の値に再現性良く設定することができ

【0037】また、上記の実施の形態においては、ゲー 20 ト電極材料としてはMo、WSi2、及び、Wの3つし か例示していないが、この3つのゲート電極材料に限ら れるものではなく、各種の金属材料或いは金属化合物材 料の使用が可能であるが、自己整合工程を用いるために は、高融点金属、或いは、高融点金属化合物、特に、高 融点金属シリサイドを用いることが望ましい。

【0038】また、不純物プロファイルも上記の3つの 例に限られるものではなく、Qa を十分小さくできる 値、例えば、Qa /Qi ≤1/5になるプロファイルで あれば良いが、上記の3つの実施の形態のようにQa / 30 る。  $Q_i \le 1/10$ がより望ましく、また、 $Q_i /Q_i \le 1$ /20がさらに望ましく、 値が小さくなるにつれて実効 移動度がより大きくなる。

【0039】また、上記の実施の形態の説明において は、ドレイン電圧 $V_a$ を-0.1Vにした状態で、シミ ュレーションを行っているが、これは、実効移動度を測 定する際に、キャリアの走行方向と平行にかかる電界を 十分小さくして、この電界の影響による移動度の低下を できるかぎり小さくするためであるが、-0.2 Vの場 合にも略同様に成立するものであり、絶対値において 0.2 V以下、より好ましくは0.1 V以下であれば良

【0040】また、上記の説明においては、pチャネル 型の埋込チャネル型IGFETで説明しているが、pチ ャネル型に限られるものではなく、nチャネル型にも適 用されるものであり、この場合には、印加する電圧は正 負を反対にすれば良い。

【0041】また、pチャネル型の埋込チャネル型IG FETの主要用途は相補型半導体装置、即ち、CMOS ICであるが、CMOSICに限られるものでなく、C 50 24 p型ソース領域

MOSを構成しない半導体装置にも適用されるものであ

【0042】さらに、ゲート絶縁膜もシリコン酸化膜に 限られるものではなく、他の酸化膜、或いは、SiN膜 等の酸化膜以外のゲート絶縁膜も対象とするもの、即 ち、MOS型半導体装置以外のMIS型半導体装置を含 む絶縁ゲート型半導体装置を対象とするものである。 【0043】以上において、本発明の実施の形態を説明

してきたが、要するに本発明は、従来、ドーズ量等でV ず、変化したとしても、絶対値で0.02V程度に過ぎ 10 thを調整してきた埋込チャネル型IGFETにおいて、 実効移動度を大きくしようとした場合に、Vthの任意性 がなくなる問題点を見出し、この問題点をゲート電極材 料を選択することによって解決しようとしたものであ る。

#### [0044]

【発明の効果】本発明によれば、埋込チャネル型 I GF ETに対して空乏層電荷に注目することによって、原理 上最も移動度の高い構造を決定することができ、また、 仕事関数の異なるゲート電極材料を用いることによっ て、任意のVthを得ることができ、将来のデバイスの微 細化に伴う電流値の減少を補うことができる。

## 【図面の簡単な説明】

【図1】本発明の原理的構成の説明図である。

【図2】本発明の第1の実施の形態の説明図である。

【図3】本発明の第2及び第3の実施の形態の説明図で

【図4】矩形近似によるデバイスシミュレーションの説 明図である。

【図5】矩形近似によるVthのQa 依存性の説明図であ

#### 【符号の説明】


- 1 半導体基板
- 2 ソース領域
- 3 ドレイン領域
- 4 ドーピング層
- 5 空乏層
- 6 チャネル部
- 7 ゲート絶縁膜
- 8 ゲート電極
- 40 11 n型シリコン基板
  - 12 ゲート酸化膜
  - 13 ゲート電極
  - 14 p型ソース領域
  - 15 p型ドレイン領域
  - 16 p型ドーピング層
  - 17 空乏層
  - 21 n型シリコン基板
  - 22 ゲート酸化膜
  - 23 n+ 型多結晶シリコンゲート電極

25 p型ドレイン領域

26 p型ドーピング層

# 【図1】

# 本発明の原理的構成の説明図



1: 半導体基板 2: ソース領域 3: ドレイン領域 4: ドーピング層

5: 空乏層


6: チャネル部 7: ゲート絶縁膜 8: ゲート電極


27 空乏層

# 【図2】

10

## 本発明の第1の実施の形態の説明図






11: n型シリコン基板 15: p型ドレイン領域 12: ゲート酸化膜 16: p型ドーピング層 13: ゲート電極 17: 空乏層 14: p型ソース領域


【図3】

本発明の第2及び第3の実施の形態の説明図



【図5】


矩形近似によるVaのQa依存性の説明図




--- NB=1E15,NS=3E17 --- NB=1E15,NS=7E17 ---- NB=1E16,NS=3E17 --- NB=1E16,NS=7E17 ---- NB=1E17,NS=3E17 --- NB=1E17,NS=7E17

# 【図4】

# 矩形近似によるデバイスシミュレーションの説明図





21: n型シリコン基板 25: p型ドレイン領域 22: ゲート酸化膜 26: p型ドーピング層 23: n<sup>4</sup>型多結晶砂2が - h電極 27: 空乏層 24: p型ソース領域